Cette partie du cours vise à la découverte de l'architecture des processeurs, au travers de la programmation d'un simulateur de jeu d'instruction d'un processeur 32 bits. Ce simulateur (ou ISS : instruction set simulator en anglais) permet de comprendre l'essence des jeux d'instructions et de la programmation assembleur. On y adjoindra un cache (ici de données).
VHDL permet de simuler, mais aussi de synthétiser des circuits numériques automatiquement sur des cibles matérielles comme les FPGA. Ce cours permet une prise en main rapide des éléments du langage, mais également rappelle également quelques fondamentaux de conception des circuits numériques synchrones.
Le but final que l'on se fixe est de décrire et synthétiser sur FPGA le processeur dont on a préalablement construit le simulateur de jeu d'instructions.
Cette dernière partie de l'UV doit conduire à la construction , from scratch d'un langage compilable sur l'ISS et le Softcore précédent.
Nous étudierons les notions importantes suivantes :
- analyse lexicale et syntaxique
- arbre de syntaxe abstraite
- génération de code (visiteur et templates)